Non-Uniform Memory Access (NUMA) der AMD Hammer-Familie

Die System-Architektur der Hammer-Familie unterscheidet sich von aktuellen x86-Systemen: Im Prozessor sitzt ein Crossbar, an den der Prozessor-Kern, das Speicher-Interface (ein bis zu 6.4GB/s schnelles DDR-Interface für bis zu 8 Registered PC3200-Module pro CPU) und drei HyperTransport-Links mit je 6,4 GByte/s Bandbreite angeschlossen sind. Per HyperTransport können zum einen bis zu acht Prozessoren ohne weitere Kommunikations-Chips direkt miteinander kommunizieren. Der bisherige Prozessor-Bus (FSB, Frontside-Bus) und die sonst übliche Northbridge entfällt.
Statt der Northbridge kommen andere Bausteine zum Einsatz. Im Workstationbereich sind die CPUs per HyperTransport (3.2GB/s in beide Richtungen gleichzeitig) an einen "HyperTransport AGP 3.0 Tunnel" (AMD-8151) angeschlossen, der ein AGP 3.0 (AGP 8X) Interface bereitstellt. Im Serverbereich kommt hingegen der "HyperTransport PCI-X Tunnel" (AMD-8131) zum Einsatz. Dieser stellt 2 unabhängige PCI-X Bussysteme bereit. Eine Kombination der beiden Hubs ist ebenso möglich. Andere Hersteller wie VIA, SIS etc. gehen ähnliche Wege, bieten aber hauptsächlich AGP-Tunnel und nur selten PCI-X Tunnel an.
An den jeweiligen HyperTransport Tunnel wird dann wiederum per HyperTransport (allerdings oft mit "nur" 800MB/s) der Nachfolger der klassischen Southbridge angeschlossen: der sog. "HyperTransport I/O-Hub" (AMD-8111). Dieser bietet einen Legacy PCI-Bus (33MHz/32Bit, 133MB/s), ein ATA/133-Interface, USB 2.0, SMBus 2.0, 10/100MBit Ethernet, AC97, VGA sowie einen ACR-Port. Per LPC (Low Pin Count) kann ein Super-I/O Baustein und ein Flash-ROM angeschlossen werden.

nächste Seite

 

 

Dieser Artikel:

Einleitung
Formate
Chipsätze
Bridge-Architektur
Hub-Architektur
Non-Uniform Memory Access (NUMA) der AMD Hammer-Familie
Cache
Das Bios
Schnittstellen

zurück zum Hardware-Lexikon